Naukowcy z IBM Research Europe wprowadzili niedawno pionierską nową dziedzinę obliczeń w pamięci dzięki swojemu 64-rdzeniowemu chipowi opartemu na urządzeniach pamięci ze zmianą fazy. Ta najnowocześniejsza technologia ma na celu usprawnienie działania głębokich sieci neuronowych poprzez zachowanie dokładności algorytmów głębokiego uczenia się, przy jednoczesnej znacznej minimalizacji okresów obliczeniowych i zużycia energii.
Manuel Le Gallo, współautor przełomowego artykułu badawczego, powiedział, że od ponad siedmiu lat bada urządzenia z pamięcią zmiennofazową (PCM) do celów obliczeniowych. Podróż rozpoczęła się od zademonstrowania przez zespół implementacji funkcji neuronalnych przy użyciu poszczególnych urządzeń PCM. Od tego momentu projekt IBM Research Europe wykazał, że urządzenia PCM mogą przynieść ogromne korzyści w dziedzinach obliczeniowych, takich jak obliczenia naukowe i wnioskowanie w głębokich sieciach neuronowych. Dzięki najnowszemu chipowi badacze posunęli się o krok w stronę kompleksowego, analogowego akceleratora wnioskowania AI.
Le Gallo i jego współpracownicy dokonali tego wyczynu poprzez syntezę rdzeni opartych na PCM z cyfrowymi procesorami obliczeniowymi. Te dwa elementy połączono poprzez wdrożenie cyfrowej sieci komunikacyjnej na chipie. Powstały układ jest innowacyjnym połączeniem 64 analogowych rdzeni opartych na PCM, z których każdy zawiera układ poprzeczny synaptycznych komórek elementarnych o wymiarach 256 na 256.
Integracja kompaktowych, czasowych przetworników analogowo-cyfrowych w każdym rdzeniu oznaczała przejście między sferą analogową i cyfrową. Le Gallo wyjaśnił dalej, dodając, że każdy rdzeń zawiera również lekkie cyfrowe jednostki przetwarzające, które realizują funkcje aktywacji neuronów i operacje skalowania w jednostkach liniowych rektyfikowanych (reLU). Dodatkowo chip zawiera globalny procesor cyfrowy umieszczony w jego centrum, który ułatwia operacje sieciowe w pamięci długo-krótkoterminowej (LSTM).
Genialną cechą chipa obliczeniowego działającego w pamięci IBM jest połączenie między rdzeniami pamięci a jego globalnie umieszczoną jednostką przetwarzającą za pośrednictwem cyfrowej sieci komunikacyjnej. Taka konstrukcja umożliwia chipowi wykonywanie wszystkich obliczeń związanych z poszczególnymi warstwami sieci neuronowej w chipie, co skutkuje radykalnym skróceniem czasu obliczeń i zużyciem energii.
Aby ocenić skuteczność nowego chipa, zespół badawczy IBM przeprowadził kompleksowe badanie, stosując w swoim chipie algorytmy głębokiego uczenia się i oceniając jego wydajność. Wyniki były zachęcające, a głębokie sieci neuronowe wyszkolone na zestawie danych obrazu CIFAR-10 do zadań rozpoznawania obrazów osiągnęły wyjątkowy współczynnik dokładności wynoszący 92,81% przy uruchomieniu na chipie.
Bez wątpienia osiągnięcia IBM Research Europe stanowią krok naprzód w rozwoju chipów Analog In-Memory Computing (AIMC), które mogą skutecznie sprostać wymaganiom i wyzwaniom algorytmów głębokiego uczenia się. W nadchodzących latach architektura wprowadzona przez Le Gallo i jego zespół będzie mogła zostać udoskonalona, aby zapewnić jeszcze wyższą wydajność.
Pomimo przełomu dokonanego przez IBM, nie można ignorować potencjalnych przypadków użycia tej technologii w środowisku no-code i low-code. Skalowalne i wydajne chipy obliczeniowe w pamięci oferują znaczną wartość dzięki płynnej integracji z platformami no-code takimi jak AppMaster. Taka integracja może skutkować znaczną poprawą dokładności modeli we wdrożeniach uczenia maszynowego, oferując użytkownikom mniejsze opóźnienia, wyższe prędkości i większą wydajność.
