Los científicos de IBM Research Europe han sido pioneros recientemente en un nuevo ámbito de la informática en memoria con su chip de 64 núcleos que se basa en dispositivos de memoria de cambio de fase. Se prevé que esta tecnología de vanguardia impulse el funcionamiento de las redes neuronales profundas al conservar la precisión de los algoritmos de aprendizaje profundo y al mismo tiempo minimizar significativamente los períodos de cálculo y el consumo de energía.
Manuel Le Gallo, coautor del innovador artículo de investigación, compartió que habían estado explorando dispositivos de memoria de cambio de fase (PCM) para computación durante más de siete años. El viaje comenzó cuando el equipo demostró la implementación de funciones neuronales utilizando dispositivos PCM individuales. A partir de ahora, IBM Research Europe ha demostrado que los dispositivos PCM pueden beneficiar enormemente a los dominios informáticos, como la informática científica y la inferencia de redes neuronales profundas. Con su último chip, los investigadores se han acercado un paso más a un acelerador de inferencia de IA analógico de extremo a extremo.
Le Gallo y sus colaboradores lograron esta hazaña sintetizando núcleos basados en PCM con procesadores informáticos digitales. Estos dos elementos se vincularon mediante la implementación de una red de comunicación digital en chip. El chip resultante es una fusión innovadora de 64 núcleos analógicos basados en PCM, cada uno de los cuales incorpora una matriz de barras transversales de 256 por 256 de células unitarias sinápticas.
La integración de convertidores analógicos a digitales compactos basados en el tiempo dentro de cada núcleo marcó una transición entre los ámbitos analógico y digital. Le Gallo explicó con más detalle y agregó que cada núcleo también comprende unidades de procesamiento digital livianas que llevan a cabo funciones de activación neuronal de unidad lineal rectificada (reLU) y operaciones de escalado. Además, el chip cuenta con una unidad de procesamiento digital global ubicada en su centro que facilita las operaciones de red de memoria a corto plazo (LSTM).
Una característica ingeniosa del chip informático en memoria de IBM es la conexión entre los núcleos de memoria y su unidad de procesamiento ubicada globalmente a través de una red de comunicación digital. Este diseño permite que el chip ejecute todos los cálculos asociados con las capas individuales de una red neuronal en el chip, lo que resulta en reducciones dramáticas en los tiempos de cálculo y el consumo de energía.
Para evaluar la eficacia del nuevo chip, el equipo de investigación de IBM llevó a cabo un estudio exhaustivo, aplicando algoritmos de aprendizaje profundo en su chip y evaluando su rendimiento. Los resultados fueron alentadores: las redes neuronales profundas entrenadas en el conjunto de datos de imágenes CIFAR-10 para tareas de reconocimiento de imágenes lograron una tasa de precisión excepcional del 92,81 % cuando se ejecutan en el chip.
Sin duda, los logros de IBM Research Europe son un paso adelante en el desarrollo de chips de Computación Analógica en Memoria (AIMC) que pueden satisfacer de manera eficiente los requisitos y desafíos de los algoritmos de aprendizaje profundo. En los próximos años, la arquitectura introducida por Le Gallo y su equipo podría mejorarse para lograr un rendimiento incluso superior.
A pesar del avance de IBM, no se pueden ignorar los posibles casos de uso de esta tecnología en el entorno no-code y low-code. Los chips informáticos en memoria escalables y de alto rendimiento ofrecen un valor considerable al integrarse perfectamente con plataformas no-code como AppMaster. Dicha integración podría dar como resultado una mejora significativa en la precisión del modelo en las implementaciones de aprendizaje automático, ofreciendo una latencia más baja, velocidades más altas y una mayor eficiencia a los usuarios.
