IBM Research Europe の科学者たちは最近、相変化メモリ デバイスを利用した 64 コア チップでインメモリ コンピューティングの新たな領域を開拓しました。この最先端のテクノロジーは、計算期間と消費電力を大幅に最小限に抑えながら、ディープ ラーニング アルゴリズムの精度を維持することで、ディープ ニューラル ネットワークの動作を向上させることが想定されています。
この画期的な研究論文の共著者であるマニュエル・ル・ガロ氏は、7年以上にわたって計算用の相変化メモリ(PCM)デバイスを研究していたと語った。この旅は、チームが個々の PCM デバイスを使用してニューロン機能の実装をデモンストレーションすることから始まりました。この時点から、IBM Research Europe は、PCM デバイスが科学計算やディープ ニューラル ネットワーク推論などのコンピューティング領域に大きな利益をもたらすことを実証してきました。研究者らは、最新のチップを使用して、エンドツーエンドのアナログ AI 推論アクセラレータに一歩近づきました。
Le Gallo とその協力者は、PCM ベースのコアとデジタル コンピューティング プロセッサを合成することでこの偉業を達成しました。これら 2 つの要素は、オンチップのデジタル通信ネットワークを実装することによってリンクされました。結果として得られるチップは、64 個のアナログ PCM ベースのコアを革新的に組み合わせたもので、それぞれに 256 x 256 のシナプス ユニット セルのクロスバー アレイが組み込まれています。
各コア内にコンパクトな時間ベースのアナログ - デジタル コンバーターを統合することで、アナログ領域とデジタル領域の間の移行が始まりました。 Le Gallo氏はさらに説明し、各コアは整流線形ユニット（reLU）ニューロン活性化機能とスケーリング演算を実行する軽量デジタル処理ユニットも備えていると付け加えた。さらに、チップの中央には、長期短期記憶 (LSTM) ネットワーク操作を容易にするグローバル デジタル処理ユニットが搭載されています。
IBM のインメモリ コンピューティング チップの独創的な特徴は、デジタル通信ネットワークを介してメモリ コアとグローバルに配置された処理ユニットが接続されていることです。この設計により、チップはニューラル ネットワークの個々の層に関連するすべての計算をオンチップで実行できるため、計算時間と消費電力が大幅に削減されます。
新しいチップの有効性を評価するために、IBMの研究チームは包括的な研究を実施し、チップに深層学習アルゴリズムを適用し、そのパフォーマンスを評価しました。その結果は有望なもので、画像認識タスク用に CIFAR-10 画像データセットでトレーニングされたディープ ニューラル ネットワークがチップ上で実行された場合、92.81% という優れた精度率を達成しました。
IBM Research Europe の成果は、ディープ ラーニング アルゴリズムの要件と課題に効率的に対応できるアナログ インメモリ コンピューティング (AIMC) チップの開発における飛躍的な進歩であることは間違いありません。今後数年間で、Le Gallo と彼のチームによって導入されたアーキテクチャが強化され、さらに優れたパフォーマンスが得られる可能性があります。
IBM の画期的な進歩にもかかわらず、 no-codeおよびlow-code環境におけるこのテクノロジーの潜在的な使用例を無視することはできません。スケーラブルで高性能なインメモリ コンピューティング チップは、 AppMasterなどのno-codeプラットフォームとシームレスに統合することで、大きな価値を提供します。このような統合により、機械学習の実装におけるモデルの精度が大幅に向上し、ユーザーに待ち時間の短縮、高速化、効率の向上がもたらされる可能性があります。
